存储狂潮：四十年一遇的短缺如何催生存储芯片大繁荣
2026 年 2 月，SemiConductor 针对存储产业继续深入分析。
存储芯片行业正经历一场由人工智能驱动的结构性短缺，其规模与持续时间均属罕见。报告核心结论指出，存储芯片价格已大幅上涨且远未见顶，供需失衡的紧张局面预计将持续至2027年甚至更久。
博客作者对 SemiAnalysis 文章做了解读，并做了总结。并没有按照原文进行全部直译，需要精确文章内容的读者请自行寻找原文。
此次超级周期的根本原因在于技术、需求与供给的多重制约。在技术层面，DRAM 存储密度的提升已大幅放缓，过去十年仅增长约 2 倍，导致单位比特成本下降的引擎基本熄火，定价逻辑转向由产能和供需主导。在需求端，AI服务器的爆发推动高带宽内存（HBM）需求呈指数级增长，预计到2027年将消耗三大存储供应商超过三分之一的晶圆产能，并占据DRAM总需求的 10% 以上。由于 HBM 制造工艺复杂，其单晶圆有效存储位元产出仅为通用DRAM 的 1/3 到 1/4，因此在争夺产能的同时，也大幅降低了整体存储资源的产出效率。
供需缺口的持续扩大是明确的。报告预测，2026 年 DRAM 整体供应将低于需求约 7%，其中 HBM 的缺口将从2025 年的 5% 扩大至 2026 年的 6%，并在 2027 年达到 9%。与此同时，通用 DRAM 也将面临持续的结构性短缺。这直接导致价格飙升，例如 2026 年第一季度 DDR5 和 LPDDR5 的合约价环比分别暴涨 70% 与 35%，同比涨幅更是高达 638% 和 369%。
这种短缺对产业链的影响是决定性的。存储厂商盈利大幅改善，其中三星因在通用 DRAM 市场占比高而成为主要受益者。然而，终端市场承受巨大压力，存储成本在手机、PC 等设备物料清单中的占比急剧上升，挤压制造商利润，并可能迫使部分机型涨价或降级规格。AI服务器的总拥有成本也因此被推高。在竞争格局上，HBM4 市场呈现寡头垄断，SK海力士与三星两家韩国公司合计占据了下一代平台约 90% 的份额。
报告预判，本轮超级周期将延续至2027年。为应对短缺，三大供应商正加速向更先进的 1b/1c 制程节点迁移以提升产出，并大幅增加资本支出，2026 年其在 DRAM 制造设备上的投资预计将增长 20% 至 34% 不等。然而，新增产能的实质性释放需待 2027 年底之后，这意味着在可预见的未来，供应紧张的局面难以根本性缓解。
这场由AI革命引爆、受制于物理瓶颈和产能刚性的短缺，正在重新定义存储行业的利润分配与全球计算成本。
一、存储的失速：DRAM 技术黄金时代的终结
曾几何时，动态随机存取存储器（DRAM）是半导体行业的技术明星。存储密度每18个月就能翻倍，比逻辑芯片更快，成本也因此持续暴跌，成为推动数字时代普及的强大隐形引擎。但这个辉煌的微缩时代已经过去。
如今，DRAM的发展陷入了深度的瓶颈。存储密度在过去十年仅提升了约2倍，与鼎盛时期每十年100倍的飞跃不可同日而语。技术上的挑战变得无比棘手：储存电荷的“电容器”已被工程师推向了物理极限——它现在像一个又高又细的微型吸管，仅能容纳数万个电子，其信号微弱到如同一粒灰尘所带静电的万分之一。
技术停滞带来的影响是根本性的。 最直接的冲击是：单位比特成本下降的引擎熄火了。 DRAM的价格不再由“技术必然进步”的定律主导，而是更多地被产能和供需周期所左右。这颠覆了过去数十年的行业游戏规则。
总结而言，我们正目睹一个时代的转折： DRAM已从一个通过快速技术迭代驱动成本无限下降的“通用商品”，转变为受制于物理极限和资本壁垒的“高精尖产品”。这场技术减速，正在深刻地改变着计算设备的成本结构、系统设计，乃至整个数字经济的底层逻辑。
自 20 世纪 70 年代实现商业化应用以来，动态随机存取存储器（DRAM）便一直受益于奠定半导体行业发展根基的两大缩放定律 —— 摩尔定律 Moore’s Law 与登纳德缩放定律 Moore’s Law。由一个存取晶体管和一个存储电容器构成的 1T1C DRAM 存储单元，其微缩工艺的迭代发展持续了数十年。晶体管的尺寸微缩降低了单位比特的存储成本，而经精巧设计的电容器工艺则能留存足够的电荷，保障信号的完整性。
在存储行业发展的大部分历程中，DRAM 的密度微缩速度一直快于逻辑芯片，其密度约每 18 个月便可实现翻倍，而非逻辑芯片的 24 个月，这一特性也推动了存储成本的大幅下降。作为商品化的大宗产品，制造商必须持续降低单位比特成本，才能维持市场竞争力。那些无法在成本层面形成竞争优势的供应商会陷入恶性循环：产品销量低迷导致企业现金流短缺，无力为下一代工艺节点的研发和量产投入资金，这反过来又会使其在单位比特成本的竞争中进一步落后。众多 DRAM 厂商因此惨遭冲击、宣告破产，这一趋势推动了行业整合，最终形成如今仅由少数头部企业主导市场的格局。
然而在过去几十年间，DRAM 的微缩进程已显著放缓，存储密度的提升幅度也持续收窄。过去十年，DRAM 的存储密度总计仅提升了约 2 倍，而在行业微缩发展的鼎盛时期，其密度每十年能实现约 100 倍的增长。如今的存储电容器已成为极致的三维立体结构，深宽比接近 100:1，仅能存储数万个电子。举个对比的例子，当我们触碰金属门把手时产生的微弱静电冲击，就可能涉及数十亿个电子的转移；而仅仅一颗灰尘所携带的静电荷，就可能达到现代 DRAM 存储单元存储电荷量的 10,000 倍。
曾处于次要考量的位线 Bitlines 与感测放大器 Sense Amplifiers，如今已成为主导性的制约因素。每一次的小幅微缩，都会降低信号裕度、增加工艺偏差，同时推高生产成本。
美光（Micron）发布的DRAM 微缩趋势图，核心展示了 DRAM 工艺微缩与晶圆存储容量之间的关联：每一代工艺中，通过缩小每颗裸片上存储单元的特征尺寸，可以提升密度、增加每晶圆的比特数，从而降低单位比特成本。
理解 DRAM 微缩的技术挑战，有个简单的类比：把 DRAM 存储单元想象成一个装电而非装水的小桶。每个小桶通过储存少量电荷来保存 1 比特数据。这些年来，工程师们把这些小桶做得越来越小，以便在芯片上容纳更多存储单元。一开始这个思路效果很好。但如今，这些小桶不仅变高了，还变得又高又细 —— 每个都像一根直立的微型吸管。受限于这样的尺寸，现在每个小桶只能储存极少极少的电子。
这就带来了麻烦：当系统尝试读取数据时，必须检测这个极其微弱的电信号，并将其与噪声区分开。而连接这些存储单元的导线（即 “位线”），以及读取信号的微型传感器（称为感测放大器），如今成了主要的瓶颈。信号太过微弱，哪怕是制造工艺的细微偏差或温度的小幅波动，都可能导致数据错误。
1973 年左右，DRAM 每千兆字节成本接近 100 万美元，随后进入*持续且大幅下降的阶段；2007 年后，成本下降速度明显放缓，且出现小幅波动；到 2024 年，成本已降至约 1 美元 / GB 附近，整体实现了 “从数十万美元到几美元” 的量级级降幅。但价格已经几乎没有下降的趋势，而呈现周期性的振幅。*
综合这些制约因素，就能解释为何 DRAM 的存储密度陷入了停滞，以及多年来 DRAM 的微缩进程为何显著放缓。DRAM 微缩进程的停滞，在成本、架构与行业结构这几个层面，都产生了深远的影响。
随着存储密度的提升速度放缓，单位比特成本的下降节奏也随之减慢。如今 DRAM 的定价，更多依赖于产能增加与周期性的供需动态，而非曾作为强大通缩力量的 “技术驱动型成本下降”。
二、周期性本质：供需的错配与资本密集型特征
存储行业一直以商品化为核心特征，而商品化往往伴随着周期性波动。这一结果是全行业竞争行为、资本纪律的反复失效，以及我们此前所阐释的 DRAM 微缩特性共同作用的产物。
从核心来看，存储行业的周期性是由需求变化与相应供应响应之间的时间错配驱动的。除了短期库存的缓冲作用外，DRAM 的供应并不具备很强的灵活性。为了满足日益波动的需求，上线有效的新 DRAM 产能往往需要数年时间。
2.1 供给的迟缓：资本密集型产业，数十亿的投资，数年的建设周期，漫长的产能爬坡
存储制造与逻辑芯片制造类似，是全球资本密集度最高的行业之一。建设前沿的 DRAM 与 NAND 晶圆厂，需要数十亿美元的投资（这一金额在过去几十年间稳步增长）、数年的建设周期、针对连续工艺节点的延长良率学习曲线，以及在实现有效量产前的漫长产能爬坡期。
前沿 DRAM 晶圆厂的建设成本在过去几十年里持续大幅增长 —— 这也解释了为何存储厂商的 “资本纪律” 如此关键：建厂投资越来越高，扩产决策的风险与门槛也随之提升。
这些巨额资本投资意味着，供应商需要保持高产能利用率，以产生现金利润并实现投资回收。然而，产能利用率最终取决于市场需求，而需求会受到一系列外部因素（宏观经济、终端市场情绪、产品周期等）的影响。在实际情况中，产能利用率会在不同周期内剧烈波动：超级周期时约为 95%，而在重大下行周期时则可能低至 50%。
尽管如此，由于⼤部分成本已经沉没（晶圆⼚已建成且设备已采购），只要能以⾼于现⾦运营成本的价格售出存储位，供应商继续运⾏晶圆⽣产线就会更有利。正如预期的那样，当需求弱于供应时，价格就会下跌。市场内的需求弹性始终是⼀个争论的热点。
存储供应可通过迁移至良率更高的先进工艺节点来扩大 —— 这种方式无需新增 “新建” 晶圆产能，就能提升比特供应量。例如，三星前沿的 1c DRAM 工艺节点，其单晶圆比特产出较 1a 节点大约高出 70%。这意味着在单晶圆层面，1c 节点的 DRAM 晶圆（假设良率相同）的比特产出，较 1a 节点晶圆大约高出 70%；也就是说，相同原材料能产出的存储供应量会大幅增加。
然而，制程节点迁移的影响会随时间推移而动态变化。当新节点首次引入时，初始良率通常较低；考虑到潜在的新设备引入、更换及产能爬坡周期，这不仅会限制有效产出，还会制约晶圆产能。随着良率提升经验的积累和节点迁移范围的扩大，单晶圆的比特产出会大幅增加 —— 即便晶圆产量保持不变，比特供应量也会随之提升。
此外，制程节点的更迭并不会仅仅因为需求疲软而停止｡因此,即便在行业低迷期, 位元供应量的增长仍能保持强劲｡这进一步加剧了供应过剩和价格下行的压力｡
在行业下行周期中，价格下跌对存储供应商而言可能是关乎生死的冲击。当价格开始转向下跌时，厂商早已投入并部署了数十亿美元的资本用于晶圆厂与设备，而这些资产无法在经济层面闲置（即停产的成本远高于维持运营）。随着需求走弱，产能利用率下滑，固定成本无法被充分分摊，现金流生成能力也会迅速恶化。最终的结果是毛利率大幅压缩，且恰恰在资产负债表压力攀升的阶段，企业无法获得足够的投入资本回报率。
2.2 局内人的减少：寡头的游戏
“存储经济学” 背后的固有风险极高。一款需求弹性大的高度商品化产品，对应着资本支出高、落地周期长且供给缺乏弹性的产业格局，这便造就了一个挑战重重、具有周期性的市场。
在 20 世纪 90 年代初至中期的 Windows PC 超级周期中，大约有 20 家具有规模的 DRAM 供应商｡高涨的需求和强劲的价格吸引了激进的资本投资和新入局者｡随后的下行周期系统性地淘汰了较弱的参与者｡供应商数量从 90 年代中期的 20 多家,缩减 至 2000 年代和 2010 年代初的 15 家左右，再到 2020 年代剩下不到 10 家相关的供应商｡时至今日，仅存 3 到 4 家主要的供应商｡
行业集中度持续提升：从 1990 年代的十余家厂商，到 2020 年代的 “三大厂 + 少数区域厂商”，反映了 DRAM 行业 “资本密集、技术迭代快、门槛极高” 的特征，中小厂商因资本压力、技术迭代失败持续退出。
- 1990 年代：厂商数量最多、格局最分散，以日本（NEC、东芝、日立等）、韩国（三星、现代电子）、美国（美光、德州仪器）、欧洲（西门子 / 英飞凌）厂商为主，呈现 “多区域分散竞争” 的特点。
区域格局演变：日本厂商逐步退出历史舞台，韩国、美国厂商成为核心主导，中国大陆厂商成为新兴力量，台湾厂商则维持小众参与的角色。
- 2000 年代：日本厂商开始收缩退出，韩国（三星、海力士）与美国美光加速崛起，台湾厂商（南亚、力晶）进入市场，行业整合初现端倪。
- 2010 年代：整合加速，日本厂商基本退出（如尔必达破产）、欧洲厂商（奇梦达）退出，台湾部分厂商（茂德）后期退出，最终形成 “三星、SK 海力士、美光” 三大巨头主导的格局，仅保留少数台湾厂商（南亚）。
退出与并购是主线：尔必达破产、奇梦达退出、茂德收缩等事件，印证了 DRAM 行业 “强者愈强、弱者淘汰” 的整合逻辑。
- 2020 年代：头部格局稳定（三大厂主导），同时中国大陆厂商（长鑫存储 CXMT、晋华 JHICC）成为新参与者，台湾厂商保留南亚、华邦。
2.3 需求的非线性：下游技术的变革与社会的不稳定，都加剧了对存储的需求的波动
从需求端来看，存储消耗量并非始终呈线性变化，也不具备稳定的可预测性。
在现有产品周期的成熟阶段，存储需求的增长会相对平稳，这一增长主要由设备出货量的渐进式提升，或是单设备搭载的存储容量稳步增加所驱动。但在各类 “拐点期”—— 即新的计算平台或架构成为需求核心驱动因素的阶段，存储需求可能会发生突发性转变。在此期间，存储消耗量即便未出现爆发式增长，也往往会呈现非线性的增长态势。
过去几十年间，这样的产品周期拐点已出现过数次。个人电脑、智能手机、云计算，以及如今的 AI 加速器这类新型计算平台，不仅推动了设备装机量的激增，也带动了单台设备的存储搭载容量大幅提升。在以往的行业周期中，这些需求拐点往往让存储供应商措手不及。
然而，这类由需求拐点驱动的上行周期从长期来看并不具备可持续性。此前的存储行业超级周期往往在一两年内便触顶回落、步入下行周期 —— 高企的盈利水平会催生激进的资本投入、加速的产能扩张，还会让比特供应的增长速度超出市场预期。而供应端的这类应对举措，叠加终端需求本身的周期性特征，最终总会引发市场供应过剩，进而带来后续的市场调整。
1990-2000 年：高速增长期
- 增长率长期维持在 40% 以上，最高接近 85%，波动幅度较大。这一阶段对应 DRAM 早期技术红利期，PC 普及带来需求爆发，技术微缩让单芯片密度快速提升，推动出货量高速增长。
2000-2010 年：增速回落期
- 增长率虽有阶段性反弹（如 2005 年、2010 年回升至 50% 以上），但整体呈下滑趋势。行业整合加速，技术微缩的边际效益开始减弱，需求增长从爆发式转向平稳。
2010-2020 年：持续放缓期
- 增长率从接近 50% 逐步降至 20% 以下，波动幅度收窄。DRAM 微缩遭遇技术瓶颈，智能手机、云计算等新需求的红利逐渐消化，行业集中度提升后产能扩张更趋理性。
2020-2027 年：低位波动期
- 增长率在低位波动，2022 年触底（接近 10%），后续虽有回升但仍维持在 20% 以下。行业进入成熟期，AI 等新场景带来结构性增长，但整体增速已无法回到早期的爆发水平。
三、以史为鉴：从三次存储产业的超级周期看历史特征
从金融市场的视角来看，市场参与者均具备前瞻性。早在存储厂商的盈利与毛利率实际触顶之前，投资者就已预判到供需平衡的转变和价格走势的变化。过去三十年里，几乎每一轮存储周期中都能看到这一现象。
有几个尤为值得关注的案例，结合当下的存储超级周期来看，值得我们重新回顾：
- 1993 年由 Windows PC 引发的存储超级周期
- 2010 年云计算与移动终端驱动的存储上行周期
- 2017-2018 年由云计算和闪存（NAND）带动的存储超级周期
- 新冠疫情期突发的存储上行周期
3.1 1993 年由 Windows PC 引发的存储超级周期
在 1993 年的存储器超级周期中，受 Windows PC 的迅速普及和图形操作系统⼴泛应⽤的推动，DRAM ⾏业进⼊了⼀个强劲的上升周期。与前⼏代个⼈电脑不同，Windows PC 从基于⽂本的界⾯转型为 GUI（图形⽤⼾界⾯）驱动的计算模式，这极⼤地增加了每台系统的 DRAM 需求。
- 每台 PC 的平均 DRAM 容量从⼤约 1–2MB 跃升⾄ 4–8MB，意味着单台设备的内存容量增加了约 4 倍。
这种 DRAM 密集度的阶梯式增⻓，恰逢 PC 普及率加速提升，其单位出货量以约两位数的速度增⻓。
尽管平均每台PC的DRAM容量在稳步提升，但是内存的价格却是跌宕起伏，这就是存储产业。
在供应⽅⾯，由于竞争加剧、利润率下降以及美欧 DRAM 供应商的⼤规模洗牌，该⾏业在 20 世纪 80 年代后期正处于⻓期低迷后的复苏阶段。因此，产能扩张受到限制，良率参差不⻬，导致供应商完全没有准备好应对需求的突然激增。在供需双⽅这种“完美”的共同作⽤下，⾏业短缺不可避免地发⽣了。在 1993 年和 1994 年期间，尽管⼤多数晶圆⼚都在满负荷运转，但 DRAM 的需求仍然超过了供应。4Mb 和 16Mb DRAM 的现货及合约价格⼤幅上涨，领先供应商的⽑利率飙升⾄ 50% 以上。
不出所料，这为行业步入下行周期埋下了伏笔。日本老牌厂商与彼时崭露头角的韩国厂商纷纷开启激进的产能扩张 —— 新建晶圆厂陆续投产，同时加快制程微缩进程。这一点在超级周期愈演愈烈之际，体现在全球半导体制造业的资本投入上：资本支出占半导体产值的比例稳步攀升，甚至一度突破 30%。这一周期末期的信号还进一步凸显，彼时已有约 50 项晶圆厂建设计划仅在 1995-1996 年间就相继宣布，进⼀步强化了这⼀周期尾声的信号。
良率的快速提升进一步扩大了供应规模，推动单晶圆比特产出大幅增长。到 1995 至 1996 年，市场逐步从供应短缺转向供应过剩，这直接引发存储芯片价格暴跌超 60%，迫使大批厂商退出市场，同时也加速了行业的整合进程。
1990-1992 年：下行筑底阶段
DRAM 价格从约 8.5 $/Mb 持续下跌，1992年触底至约 4.8 $/Mb。这一阶段对应行业前期产能扩张后的供应过剩，价格逐步回落至周期底部。
1992-1995 年：超级周期上行阶段
价格从底部持续攀升，1995 年达到峰值约 9.2 $/Mb。背后的核心驱动是 Windows PC 的普及（图形用户界面大幅提升单设备 DRAM 需求），叠加 PC 出货量快速增长，导致供需紧张、价格飙升，进入 1993 年存储超级周期。
1995-1996 年：暴跌阶段
价格从峰值快速崩盘，1996 年跌破 2 $/Mb，跌幅超 60%。这是因为厂商在高盈利驱动下激进扩产，叠加良率提升带来单晶圆比特产出暴增，市场迅速从短缺转向过剩，引发价格雪崩。
占比从约 18% 一路攀升至 31% 的峰值。这正是 1993 年 DRAM 超级周期的核心阶段：Windows PC 的爆发式需求带来了高盈利预期，全球厂商开启激进扩产（新建晶圆厂、加速制程升级），直接推动资本支出占比跳升至历史高位，也为后续的供应过剩埋下了伏笔。
3.2 2010 年云计算与移动终端驱动的存储上行周期
2010 年存储超级周期大致始于 2009 年下半年，其背后是两大需求拐点的同步驱动：
- 以 iPhone 为引领的全球智能手机快速普及，加之安卓生态体系的迅猛发展
- 谷歌、亚马逊、脸书等企业掀起的早期超大规模云厂商建设浪潮
智能手机的需求增长呈现出近乎陡增的量级跃升，全球智能手机市场的扩张，得益于安卓阵营在各价格段的全面渗透以及 iPhone 的产能规模提升。在云计算领域，尽管彼时服务器的出货量增速远低于移动终端，但行业的核心变化体现在单台服务器的 DRAM 搭载容量上。
整个行业正逐步转向高内存配置，以此支撑服务器整合、虚拟化密度提升，以及早期大数据工作负载的运行需求。单台服务器的 DRAM 搭载容量从个位数 GB 提升至数十 GB，这代表了单系统内存密集度的显著阶梯式增⻓。
与此前的周期相似，需求的突然激增叠加供应受限，推动 DRAM 价格出现了显著上涨。不过，2010 年周期的独特之处在于，随着移动需求的扩张，LPDDR（低功耗双倍数据率内存）在整体 DRAM 产品结构中的占比快速提升。
由于 LPDDR 产品通常具备更高的成本与价格效率，且面向价格更为敏感的终端市场，因此此次价格涨幅远不及此前由 PC 驱动的超级周期那般剧烈。LPDDR 的这类价格特征，直至今日仍保持着结构性延续。
此外，本周期内 DRAM 的定价⻅顶更早，且回落速度⽐以往的上⾏周期更快。事实证明，即使在名义上的上⾏周期窗⼝内，价格上涨势头也难以维持。DDR3 2Gb 的合约价格从 2010 年上半年的约 46.5 美元峰值下跌了约 46%，到 2010 年 11 ⽉降⾄约 25 美元。到 2011 年，回调范围进⼀步扩⼤，DDR 价格也随之进⼀步修正。
本周期的另⼀个关键进展是移动 DRAM 的快速标准化，这进⼀步加速了其商品化进程。JEDEC 于 2009 年对 LPDDR2 进⾏了标准化，将移动 DRAM 推向了⼀个规格严密、以消费者为导向的市场结构，这限制了供应商的差异化空间，进⽽削弱了其定价权。这些因素共同压缩了上升周期的⻓度，并缩短了进⼊下⾏周期的时间，下⾏周期
⼤约始于 2010 年下半年及随后的⼏年。
3.3 2017-2018 年由云计算和闪存（NAND）带动的存储超级周期
2017-2018 年的存储器超级周期对业内许多⼈来说依然记忆犹新，并且经常被视为当今超级周期的绝佳参照。在需求侧，核⼼驱动⼒是服务器的升级与扩建，这主要受虚拟化、横向扩展（scale-out）架构以及⽇益增⻓的内存密集型⼯作负载所推动。
每台服务器的 DRAM 容量⼤幅增加，使需求转向更⾼容量的配置。与个⼈电脑和移动端相⽐，服务器 DRAM 还拥有更⾼的平均售价（ASP）和利润率，因此对供应商⽽⾔盈利能⼒更强。
这种价格环境直接转化为创纪录的财务业绩，并在 2018 年下半年达到顶峰。存储器供应商创造了前所未有的⾃由现⾦流⽔平，⽑利率也扩⼤到了此前认为⼤宗商品化⾏业⽆法企及的⾼度。
然⽽，与之前的周期⼀样，该⾏业基本的周期性动态依然占据主导地位。2018 年底和2019 年出现了⼏个熟悉的因素：
- (1) 随着制造商以激进的产能扩张和技术升级来应对⾼企的价格，供应增⻓重新加速；
- (2) 随着终端市场消化多余库存以及超⼤规模云服务商采购放缓，需求增⻓回归常态。供过于求导致价格下跌，周期陷⼊下⾏螺旋。
3.4 新冠疫情期突发的存储上行周期
最近⼀次的 DRAM 上⾏周期是由新冠时期的“芯⽚危机”催化的，那是需求冲击与供应中断的⼀次前所未有的同步发⽣。全球封锁导致终端市场发⽣剧变，包括居家办公、远程教育、云端使⽤和数字娱乐。这些意想不到的社会变⾰推动了对个⼈电脑、服务器、⽹络设备和消费电⼦产品的需求激增。
所有这些类别都是 DRAM 密集型产品，⽽在疫情前的任何预测都⽆法合理预⻅到这些变化。
除了终端需求的激增，采购⾏为也放⼤了这⼀周期，尤其是来⾃企业侧的影响。原始设备制造商（OEM）、超⼤规模数据中⼼运营商以及渠道合作伙伴均采取了防御姿态，在不确定性中激进地下单，预订了⾜以⽀撑数年的订单以确保供应。这导致整个供应链中普遍出现了双重甚⾄三重下单的现象。
从 DRAM 供应商的⻆度来看，区分真实的终端需求与恐慌性下单变得越来越困难。其结果是⾏业库存迅速下降，现货和合约市场⼤幅收紧，推动 DRAM 价格在 2021 年达到峰值时显著升⾼。
在供应端，该⾏业受到了结构性限制。疫情期间，供应商⾯临着劳动⼒短缺、物流中断和设备交付延迟带来的额外阻⼒。即便在有资本⽀出预算的情况下，晶圆产量也⽆法快速提升。与此同时，在经历了 2018-2019 年痛苦的低迷期后，⼤多数供应商在进⼊疫情期时都保持着相对克制的供应态势，这限制了他们根据短期价格信号增加产能的能⼒和意愿。
因此，这⼀时期的资本⽀出决策表现得审慎且具有选择性。存储器供应商并未进⾏激进的新⼚扩张，⽽是优先考虑现有晶圆⼚的制程迁移和⽣产率提升。随着微缩挑战的增加，先进节点 DRAM 的转换变得愈发复杂且资本密集，每⽚晶圆的位元增⻓收益不断递减。这意味着，即使资本⽀出⽔平有所提⾼，其转化为新增供应量的效率也低于以往周期。因此，疫情期间的上升周期强化了⼀种结构性转变：供应增⻓不仅受到资本纪律的约束，还⽇益受到物理极限和⼯艺复杂性的限制。
⾄关重要的⼀点是，这⼀周期重塑了⾏业的⾏为模式和预期：存储器供应商开始更加重视克制的资本⽀出、更严格的库存管理，以及优先考虑⾼利润产品⽽⾮单纯追求位元增⻓的价值。与此同时，客⼾也认识到了半导体供应链的脆弱性，以及保障存储产能的战略重要性。这些动态通过建⽴结构性紧缺的供应体系，为当前的超级周期奠定了基础。从这个意义上说，新冠疫情时期的 DRAM 上升周期不仅是⼀次暂时的错位，更是⼀个具有深远影响的成型事件，它在进⼊当前周期前重新塑造了存储⾏业的供需平衡。
四、AI 驱动的存储超周期：规模更大、周期更长且更难解决的短缺
对于经历过多次存储行业周期的人而言，本轮超级周期的核心问题依旧相同：这个周期何时会见顶？无论是投资者还是产业链上下游，在存储股短期内大幅上涨的背景下，保持谨慎态度都实属正常。尽管本轮周期与以往存在明显相似之处，但其背后有着独有的驱动逻辑，这注定会让本轮超级周期规模更大、持续时间更长。
4.1 对 2027 年以前 DRAM 和 HBM 供需失衡情况的预测
SemiConductor 预计2026 年 DRAM 总供应量将低于需求约 7%。其中，HBM 的缺⼝预计将从今年的约 5% 扩⼤到2026 年的约 6%，并在 2027 年进⼀步扩⼤⾄约 9%。
从 2024 年开始，需求（蓝色柱）首次超过供应（黄色柱），DRAM 市场开始出现供不应求的局面，这标志着短缺周期的正式开启。
这种规模的短缺在存储行业的现代发展史上实属罕见，无论是从严重程度还是持续时间来看都是如此。即便在 2017-2018 年的存储超级周期中，供需缺口也仅接近中等个位数区间，相比之下，当前的市场环境要紧张得多。此外，本轮短缺的持续时间，很可能远长于上文讨论过的前几轮上行周期。
HBM 的短缺并非短期现象，而是由 AI 驱动的结构性供需失衡。即使存储厂商持续扩产 HBM 产能，也难以在 2027 年前完全填补需求缺口，这将持续推高 HBM 价格，并成为 AI 产业链成本压力的重要来源。
三个相互关联的关键驱动因素⽀撑着这⼀持续的超级周期，并可能使供应短缺持续到 2027 年甚⾄ 2028 年，随着周期的演进，每个因素都将继续发挥⾄关重要的作⽤：
首先是高带宽内存（HBM）/ 动态随机存取存储器（DRAM）需求的加速增长以及 HBM 产能的快速扩张。
在整个数据中心领域 DRAM 需求的推动下，计算需求的激增正迅速转化为短期内内存需求的大幅增长。这包括人工智能（AI）服务器中的 DDR / 低功耗双倍数据速率内存（LPDDR）/ 高带宽内存（HBM），以及通用服务器中的双倍数据速率内存（DDR）。因此，无论是通用型 DRAM 还是 HBM，其需求均显著上升，显然二者都将占用大量行业产能。
大约从 2023 年开始，SemiAnalysis 观察到 HBM（高带宽内存）需求呈现出清晰且持续加速的增长趋势；与此同时，存储供应商也在更积极地扩大 HBM 产能、加大投资，以把握这一快速增长的计算需求。
2023 年末时，三大存储供应商仅将约 12.3 万片 / 月的晶圆产能专门用于 HBM 生产；到 2025 年末，这一数字已增至约 33.1 万片 / 月 —— 意味着仅在两年时间里，专门分配给 HBM 的晶圆产能就扩张了约 2.7 倍。
从 2022 年到 2024 年，HBM 经历了第一轮的扩产，占比从几乎 0% 扩张到了 20%；在 2025 年到 2027 年，预计会有第二轮扩产，占比从 20% 扩张到 35%。
HBM 的产能扩张远未结束，额外的产能扩张已在推进中：到 2026 年末，HBM 晶圆产能将达到约 47.3 万片 / 月；到 2027 年末，这一数字将升至约 66.8 万片 / 月。
这意味着，未来两年内 HBM 晶圆产能将（再次）扩张超 2 倍：也就是说，三大存储厂商的 HBM 晶圆产能将在 4 年内增至原先的 5 倍。
但重点不仅在于 HBM 产能的大幅扩张，还在于 HBM 与通⽤ DRAM 晶圆分配 之间意义重⼤的权衡。考虑到现有产能有限，且未来两年新增晶圆产能的投⼊仍需时 间，这种权衡显得尤为关键。
大幅扩张 HBM（高带宽内存）产能的影响是显而易见的：当我们审视 HBM 在整体 DRAM生产中的晶圆产能占比时会发现：2022 年，三星、SK 海力士、美光这三家厂商的 HBM 晶圆产能在其总 DRAM 晶圆产能中的占比不足 5%，但到 2025 年末，这一占比已升至约 20%。
SemiAnalysis 预计到 2027 年末，这一占比将达到约 35%。这意味着仅 HBM 就会占用三家供应商合计 DRAM 晶圆产能的三分之一以上，直接挤占了原本可用于生产通用型 DRAM 的产能。
4.2 存储厂商对 HBM 的狂热追逐的根因：结构性的机会与产品差异化
存储厂商为何如此积极地扩张 HBM（高带宽内存）产能，背后的原因有两点：
首先，HBM 正日益被视为一种结构性、可持续的增长引擎，其覆盖范围远超 PC、移动设备、汽车等传统存储终端市场。这一点得到了 AI 服务器（包括 GPU 和 ASIC 两类）中 HBM 使用密度持续提升的印证 —— 无论是模型训练还是推理，HBM 在这些场景里都始终不可或缺。
因此，单台 AI 服务器的 HBM 搭载量不断增加，理应在未来显著拉动相关新增需求。
其次，相较于通用型 DRAM，HBM 复杂的前端与后端制造要求，使其能实现更强的产品差异化。与传统 DRAM 不同，引脚速度、能效、散热能力及封装集成等性能特性，在不同供应商之间的差异显著，这让存储厂商能更清晰地凸显自身产品的差异化优势。这种差异化为定价权、获取增量利润及抢占市场份额创造了空间；反观通用型 DRAM，其竞争主要由成本和规模主导。SK 海力士在 HBM3 与 HBM3E 领域的成功，便是这一点的最佳例证。
然而，如此大规模的高带宽内存（HBM）产能扩张，也伴随着显著的成本与战略挑战。随着存储厂商将更多现有及新增晶圆产能分配给 HBM，这不仅会实质性地限制传统 DRAM 终端市场的可用产能，还会因 HBM 较低的位元转换率（bit conversion rate），导致 DRAM 整体位元产出量下降。
4.2.1 HBM 的二阶效应：仅 1/4 的位元产出量
即便行业总晶圆产能有所增加，最终结果仍是通用型 DRAM 供应环境愈发紧张 —— 这进一步加剧了整个 DRAM 市场的供应压力。
一阶影响无需过多解释：将晶圆产能重新分配给高带宽内存（HBM），会直接减少可用于生产通用型 DRAM 的晶圆数量。
然而，二阶效应同样重要，且有时会被低估。以 HBM3E 12 层堆叠（HBM3E 12-Hi）为例，一片专门用于生产通用型 DRAM 的晶圆，其位元产出量通常约为 HBM 专用晶圆的 3 倍。根据 SemiAnalysis 估算，随着行业在今年晚些时候向 HBM4 转型，这一差距可能会扩大至近 4 倍；而到明年向 HBM4E 转型时，差距甚至可能进一步拉大。
1b DRAM：每晶圆位元产出量最高，接近 25000 Gb，是三类产品中产出效率最高的
HBM3E 12-Hi：12 层堆叠的 HBM3E，每晶圆位元产出约 7500 Gb，仅为 1b DRAM 的1/3 左右**
HBM4 12-Hi：12 层堆叠的 HBM4，每晶圆位元产出约 5000 Gb，进一步降至 1b DRAM 的1/4 左右**
高带宽内存（HBM）采用更大的芯片尺寸，因为每个 HBM 堆栈都由多颗针对带宽而非密度优化的 DRAM 芯片组成。HBM 芯片尺寸较大的原因在于硅通孔（TSV）的存在 —— 这需要专门的禁置区（keep-out zones），进而减少可用的阵列面积并增大芯片尺寸。相较于通用型 DRAM 芯片，这一特性会大幅减少每片晶圆可产出的芯片数量。此外，与通用型 DDR DRAM 相比，HBM 对存储单元性能的要求也高得多，这会显著降低 HBM 晶圆的前端分选良率。
4.2.2 HBM 拥有更高的制造密集度之 —— 硅通孔（TSV）技术
HBM 还需要采用硅通孔（TSV）技术，以及一系列额外的工艺步骤 —— 包括晶圆减薄和背面工艺 —— 而这些步骤在 DRAM 制造中并不存在。这些步骤不仅增加了制造复杂性，还会导致额外的良率损失，进而进一步降低每片晶圆的有效位产出。
HBM 工艺的高复杂性：这些额外步骤（普通 DRAM 没有）大幅增加了 HBM 的制造难度，也会带来额外的良率损失 —— 这也解释了 “为什么 HBM 每晶圆位元产出远低于通用 DRAM”。
应用材料的角色：图中提到，应用材料的产品组合支持约 3/4 的 HBM 材料工程工艺步骤，且在 HBM 封装领域以约 50% 的市场份额（SAM 份额）排名第一，体现了其在 HBM 供应链中的核心地位。
HBM 的制造是在 “普通 DRAM 工艺（超 700 步）” 的基础上，增加了正面 + 翻面后背面的额外工艺步骤：
- 前置基础：先完成 “空白晶圆→普通 DRAM 节点工艺（超 700 步）” 的标准流程，再进入 HBM 专属步骤。
- 正面（Front side）工艺
- TSV 形成（TSV Formation）：包含深通孔刻蚀、化学气相沉积衬里、物理气相沉积阻挡层 / 籽晶层、铜电镀、化学机械抛光，是 HBM 实现垂直互联的核心步骤；
- 微凸块（Micro-bump）工艺：通过曝光 / 显影、物理气相沉积、电镀等步骤，制备用于芯片堆叠的微凸块。
- 翻面后背面（Flip, back side）工艺
- TSV 显露（TSV Reveal）：通过硅研磨 / 抛光、凹陷刻蚀等步骤，将正面制备的 TSV 在晶圆背面露出；
- 微凸块焊盘完成（Pad-finish micro-bump）：完成背面的微凸块工艺，为多芯片堆叠做准备。
4.2.3 HBM 拥有更高的制造密集度之 —— 堆叠与先进封装
堆叠与先进封装（主要指键合）的良率同样会对 HBM 的产出造成显著影响。即便单个 DRAM 芯片的良率较高，8 层或 12 层堆叠的复合良率从结构上看也会更低 —— 因为只要有一颗芯片存在缺陷，整个堆叠的可用性就会受影响。这与通用型 DRAM 形成了鲜明对比：通用型 DRAM 的每颗芯片都是独立销售的，良率损失的影响范围更局限。
最后，HBM 产品优先考虑带宽与能效，而非最大化存储密度，这也限制了位元缩放抵消这些固有低效问题的程度。
HBM 是多层 DRAM 芯片堆叠的产物，堆叠工艺的良率、应力控制直接决定 HBM 的产出效率与可靠性。SK 海力士通过 MR-MUF 工艺，实现了 “低应力、高良率、高可靠性” 的堆叠效果，这也是其能在 HBM3/HBM3E 领域占据龙头地位的技术支撑之一。
图表上方的标注明确了 MR-MUF 的核心优势：
- 无需高温高压：避免了 TC-NCF “高温高压让凸块穿透塑封” 的复杂操作，降低工艺难度；
- 核心技术保障良率与可靠性：
- 关键技术是 “芯片翘曲控制”+“Gapfill-MUF 材料”；
- 翘曲控制可避免批量失效，MUF 材料能优化芯片间的空洞质量，提升堆叠可靠性；
- 支持更多凸块数量：TC-NCF 单颗芯片的凸块最大数量仅 60 个，MR-MUF 的限制更小（隐含优势）。
本轮周期的独特之处在于，驱动需求的存储产品转型：HBM 具有极高的制造密集度，实际上引⼊了⼀种“反向缩放”模式。以往的计算平台变⾰主要是在扩⼤需求，⽽未对供应产⽣实质性约束；与之不同的是，⼈⼯智能驱动的向 HBM 的转型在提振需求的同时，也收紧了供应。随着服务器 DRAM 容量的提升，以及包括基于 LPDDR5 的新兴产品（如 SOCAMM 和 SOCAMM2）在内的应⽤增加，这⼀动态变化被进⼀步放⼤。
4.2.4 HBM 的未来空间：27 年达到 DRAM 市场的 10%
SemiAnalysis 预计，到 2027 年底，仅高带宽内存（HBM）的需求就将占到 DRAM 总需求的 10% 以上；此外，服务器 DRAM 的占比已十分可观，约占 DRAM 终端市场总量的 40%。
以英伟达（NVIDIA）为例，从 Blackwell 系列到 Blackwell Ultra 系列再到 Rubin 系列的演进，使其高带宽内存（HBM）容量提升了约 50%；而 Rubin Ultra 系列更推动系统内存从 288GB 跃升至约 1TB，实现了约 4 倍的增长。同样，谷歌（Google，原文 “Goole” 为笔误）的 TPU v8AX、亚马逊（Amazon）的 Trainium3 等专用集成电路（ASIC），也正从 HBM3E 8 层堆叠（8-Hi）向 12 层堆叠（12-Hi）迁移；AMD 的内存容量则从 MI350 的约 288GB 大幅提升至 MI400 的约 432GB。从宏观层面来看，不难想见，支撑现有及下一代人工智能（AI）计算平台所需的 DRAM 需求规模将极为庞大。
鉴于前文所讨论的 DRAM 容量增长，以及人工智能（AI）服务器与通用服务器领域的强劲需求，未来几年内，服务器在整体 DRAM 终端市场中的重要性将持续提升，且已被存储供应商视为优于其他类别的首要任务。
DRAM 需求的*结构性转型：需求重心从移动、PC 等传统消费端，加速向服务器（尤其是 AI 服务器）+HBM 倾斜 —— 这也是存储厂商将服务器 / HBM 列为优先产能方向的直接原因，同时进一步加剧了传统终端 DRAM 的供应紧张。2022-2023 年 HBM 占比几乎可忽略，2024 年起开始显现，2027 年占比已接近 10%。*
若将市场对 “HBM 产能重新分配引发 DRAM 短缺加剧” 的反应纳入考量，HBM 与 DRAM 之间的难题会变得更加复杂。
4.3 HBM & DRAM 的短期抉择
4.3.1 DRAM 的短期利润率已经客观：甚至超过 HBM
由于 HBM 扩张，通用型 DRAM 供应已大幅收紧，过去几个季度其价格与利润率均出现大幅上涨。自去年第四季度末以来，通用型 DRAM 的利润率如今已与 HBM 持平，在许多情况下甚至超过 HBM：SemiAnalysis 认为这一趋势将在未来几个季度持续。对三星而言尤其如此，该公司生产 HBM 的利润率相对较低。
这对存储供应商而言是一项重大且关键的挑战。考虑到通用型 DRAM 的生产与销售不仅具备可观的利润率前景，还能实现更优的位元产出，加之 HBM4（高带宽内存 4 代）带来的制造复杂性显著提升，部分供应商在 2026 年可能会采取更审慎的策略：谨慎平衡 HBM 产能扩张与传统 DRAM 生产之间的关系。
对于那些认为 “自身短期内获取 HBM 市场份额的能力受产品竞争力限制”、且计划借助通用型 DRAM 维持存储业务业绩的供应商而言，这种态势可能会表现得更为明显。
4.3.2 三大存储厂商的新增晶圆厂近况：26 年几乎无增长
当前存储短缺的一个重要原因是无尘室空间的产能有限。疫情期间存储行业经历上行周期后，存储供应商在资本支出（capex）和产能扩张方面采取了更为保守的策略。这种保守态度导致行业从 2025 年开始陷入投资不足的局面，并延续至 2026 年。随着需求持续增长，如今存储供应商受限于⽆尘室空间的产能不足，其在供应端的响应能力也因此受到限制。
SemiAnalysis 在追踪所有主要供应商的 DRAM（动态随机存取存储器）产能新增情况时估算，2026 年几乎所有新增晶圆产能都将集中在三座晶圆厂：
- 三星的 P4（主要涉及一期和三期产能，2026 年末四期产能投入有限）
- SK 海力士的 M15X
- 美光的 A3
关键在于，美光 A3 与 SK 海力士 M15X 的产能预计将主要分配给 HBM（高带宽内存）生产，而非传统 DRAM：这将限制新增晶圆产能及位元产出。
三星 P4 晶圆厂的四期产能（Phase 4）有望在今年晚些时候投产，而该厂的一期（Phase 1）和三期（Phase 3）产能已全面配备设备并投入使用。尽管 P4 晶圆厂二期（Phase 2）的初始计划投产时间为 2027 年一季度，SemiAnalysis 认为其时间表可能会提前。即便如此，预计二期产能要到 2027 年上半年才会贡献实质性的晶圆产出。
SK 海力士龙仁工厂一期（Yongin Phase 1）的无尘室预计要到 2027 年 2 月才会投产；由于需要时间进行设备搬入与调试，其晶圆产出要到 2027 年三季度（3Q27）才会开始，且初期产量有限。
而美光爱达荷州 1 号晶圆厂（Idaho Fab 1）目前计划在 2027 年年中启动相关产能，其晶圆产出预计同样要到 2027 年三季度才能实现。即便美光近期从力积电（PSMC）收购的 P5 铜锣晶圆厂，也预计要到 2027 年下半年（2H27）才会贡献实质性的晶圆产出。满负荷运转时，该工厂的 DRAM 最大产能约为每月 4.5 万片晶圆；但如果将其配置为高带宽内存（HBM）生产，由于后端设备（如热压键合机）对洁净室的要求更高，且制造工艺更为复杂，其有效产出可能会更低。
4.3.3 如何扩大位元供应：制程迁移至先进节点
考虑到这些限制因素，核心问题在于行业如何实现比特供应的实质性扩张。我们目前预测，今年比特增长率约为 21%，明年约为 19%。
推动这一增长的主要动力将是三大存储供应商加速向 1b 和 1c 节点迁移。要实现这一增长，就需要加快向这些节点的迁移速度：相比落后节点，这些节点的每晶圆比特产出显著更高，且在晶圆产能受限的环境下，它们似乎是扩⼤位元供应的最有效手段。
从 2025 年第四季度末到 2027 年第四季度，三大存储供应商的 1b 与 1c 节点合计产能将增长约 80%。具体而言，到 2026 年底，三星与 SK 海力士的 DRAM 晶圆产量中，应有接近 30% 采用 1c 工艺节点，或至少会将目标设定在接近这一门槛的水平。美光也应能将其约 30% 的 DRAM 产量分配至 1c（或 1γ）节点。
三大存储厂商通过向 1b/1c 先进节点迁移来提升 DRAM 供应的策略：
起步阶段（2022-2023）：2022 年三大厂在 1b/1c 节点的产能几乎可忽略；2023 年开始投入少量产能，整体规模仍较小。
加速扩张阶段（2024-2027）：
- 2024 年产能开始明显增长，三大厂的 1b/1c 产能均有显著提升；
- 2025-2027 年进入快速扩张期，尤其是 2027 年三星的产能增幅最为突出，SK 海力士、美光的产能也持续走高。
这是我们在之前的 DRAM 上行周期中提及并见证过的一种情况：存储供应商会借助工艺节点迁移来提升位元产出，以此满足市场需求。
但需要注意的是，DRAM 工艺节点迁移会带来显著的执行层面阻碍：新的工具组需要部署、工艺窗口需要重新优化，且在初期产能爬坡阶段，良率通常会出现下滑。
因此，处于节点迁移阶段的晶圆厂，其有效晶圆产能与位元产出往往会在数个季度内出现回落，直到良率趋于稳定、生产经验曲线走完后才会逐步恢复。
这带来的实际影响是：三大存储供应商的部分现有产线，可能会在此次迁移过程中出现整体产能与位元产出的暂时性波动，但从长期来看，位元产出将实现提升。
五、超级周期可能是一把双刃剑
5.1 结构性的短缺难以缓解
不出所料，存储超级周期中浮现的首个趋势，是各类 DRAM 产品的价格涨势加快，这与此前周期里观察到的规律一致。
例如，DDR5 与 LPDDR5 的价格在过去一年中大幅攀升。我们预测，2026 年一季度 DDR5 的环比合约价涨幅将达 70%，LPDDR5 则为 35%；到该季度末，两者的价格将分别升至约 14 美元 / GB 与 11.5 美元 / GB。
相较于 2025 年一季度，这意味着 DDR5 的同比价格涨幅将达到惊人的 638%，LPDDR5 则为 369%。
这些仅难以缓解，供应环境还会进一步恶化；因此以 2025 年四季度为基准，到 2026 年四季度，DRAM 价格可能还会再上涨约一倍。
这对头部存储供应商而言是极为有利的局面，但未必对所有参与者都有益。
DRAM（尤其是 LPDDR5、DDR5）受结构性短缺影响，在 2025 年后价格进入爆发式上涨阶段：从 2025 年三季度起，四类价格集体进入陡峭上涨通道，其中*DDR5 16Gb 现货价格（绿色）涨幅最显著，后续 LPDDR5 现货（红色）、合约价也持续攀升，到 2027 年四季度预测值已远超前期低位。*
5.2 在超级周期里，谁获益，谁牺牲？存储收益，终端牺牲
内存价格上涨对存储厂商而言显然有利，但这却以客户及更广泛的终端市场为代价。内存在物料清单（BoM）中的占比不断上升，正给移动设备与个人电脑（PC）的原始设备制造商（OEMs）带来普遍的利润率压力，其影响因企业规模、定价能力及产品组合而异。
苹果（Apple）等一线厂商凭借更强的采购议价能力及 iPhone 17 的强劲需求，在结构上处于更有利的地位。SemiAnalysis 估算，苹果面临的内存价格涨幅约为 15%，而整个行业的平均涨幅约为 20%；但即便如此，苹果也难以完全不受影响：2026 年，更高的内存成本仍将对其利润率构成压力，目前尚无充分证据表明其平均售价（ASP）的涨幅足以完全抵消这一压力。苹果最新的财报评论也证实了这一点，并指出，尽管 2026 年上半年的处境相对有利，但内存带来的更大影响将从 2026 年下半年开始显现。
相比之下，1.5 线及二线移动设备原始设备制造商（OEM）—— 尤其是中国厂商 —— 由于转嫁更高成本的能力有限，正面临显著更大的利润率压力。
这已导致部分机型开始选择性涨价，且可能出现规格降级，这种情况在入门级及中端机型中尤为明显：若内存价格进一步上涨，这些机型的毛利率可能大幅压缩。高端机型出现规格缩减的可能性较低，但若高价格态势持续，最终也可能面临涨价。受此次内存涨价影响，2026 年移动设备的出货前景应下调，且目前已在供应链各参与企业中看到明确迹象。
类似态势也在 PC 行业显现：自 2025 年第四季度以来，PC 原始设备制造商（OEMs）已对部分机型实施涨价，并正考虑对中低端产品进行规格降级。
除内存成本上涨带来的压力外，PC 原始设备制造商还面临处理器价格上涨的问题。这种 “双重涨价” 显著增加了多重风险，包括平均售价（ASP）上涨、需求弹性减弱、2026 年出货量下滑，以及对高度依赖 PC 和移动设备出货量的芯片制造商与原始设计制造商（ODMs）造成下游盈利压力。
因此，SemiAnalysis 对该生态系统内的部分企业仍持谨慎态度，在某些情况下甚至持看空立场。
考虑到其对需求弹性的潜在影响，密切监测 PC 和移动设备的出货趋势至关重要：这两类终端合计约占 DRAM（动态随机存取存储器）终端总需求的 30%，因为任何显著的出货量下滑都可能对整体终端市场需求造成压力。
尽管如此，鉴于服务器在 DRAM 终端市场的权重不断上升，且服务器 DRAM 需求持续加速增长，这一增长应足以抵消消费级 DRAM 的需求疲软。
除移动设备、个人电脑（PC）及其他消费电子产品外，还需关注 “内存通胀（memoryflation）” 对人工智能（AI）服务器及原始设计制造商（ODMs）的影响 —— 因为随着内存与存储价格上涨，行业应会逐渐感受到其带来的显著影响。
5.3 HBM4 与 HBM3E 的竞争与定价
与通用 DRAM 不同，HBM 通常能为供应商提供更清晰的需求预期及长期产量承诺，但也限制了其年内提价的能力。这种模式在下行周期或温和上行周期中具有优势，因为它有助于实现更稳定的营收与利润率。
但在当前规模的超级周期中，相较于通用型 DRAM（其价格能以快得多的速度 “重新定价”），HBM 的这种模式可能会限制收益上限。
这种不对称性正是 SemiAnalysis 对三星转为看涨、同时对 SK 海力士保持看涨立场的关键原因 —— 相较于同行，三星的通用型 DRAM 业务占比显著更高。
5.3.1 HBM3E：价格会维持，甚至上涨
价格影响已十分明显，但事实上，其影响程度远超出许多人的预期。当前通用型 DRAM 价格的快速上涨，正影响着 HBM3E 12 层堆叠产品的定价谈判，且今年可能还会影响 HBM4 的定价谈判。
早在 2025 年四季度初，市场共识曾倾向于认为，2026 年 HBM3E 12 层堆叠（12-hi）产品的平均售价（ASP）将下降约 15%-20%。但 SemiAnalysis 认为实际情况不会如此。
考虑到当前的定价环境、HBM3E 产品占比高于预期、与 H200 需求相关的潜在增量订单，以及随着今年晚些时候 HBM4 产能爬坡导致 HBM3E 供应趋紧，如今更合理的假设是：2026 年 HBM3E 12 层堆叠产品的价格将保持持平。
对于三星而言，2025 年其 HBM3E 定价已低于 SK 海力士和美光；今年，借助 HBM3E 12 层堆叠产品性能的提升及出货量的增长，该产品实现 10%-15% 的价格上涨是可行的。
5.3.2 HBM4：仍未达标，实质性过渡会在 26H2 发生
同样重要的是要说明 HBM4（高带宽内存 4 代）的认证进展：根据我们的供应链调研，存储供应商最新提供的 HBM4 工程样品，在引脚速度（pin speed）方面仍未达到目标规格。
其中，三星与 SK 海力士的 HBM4 样品引脚速度约为 10 Gbps，而美光的 HBM4 样品引脚速度则显著更低 —— 这将影响其在 HBM4 市场的份额及产能爬坡时间表。这一差距凸显出 HBM4 技术复杂度的提升，也意味着存储供应商在 HBM4 产能爬坡过程中出现问题的可能性更高。
从更细致的层面来看，三星 HBM4 的前端工艺（1c 节点）在性能和能效两方面均表现出竞争力，部分情况下其功耗甚至低于 SK 海力士。不过，SK 海力士在信号完整性上仍保持优势 —— 更低的抖动（jitter）体现出其在封装层面更出色的工艺执行能力。
至于美光，尽管其管理层对 HBM4 表达了明确的信心，但考虑到该公司在满足英伟达（NVIDIA）要求的引脚速度（pin speeds）方面持续面临挑战，我们对其工艺执行能力仍持怀疑态度。更具体地说，SemiAnalysis 认为 HBM4 的竞争格局可能会演变为由两家韩国存储供应商主导的双雄竞争格局，尤其是在针对英伟达（HBM4 最大的终端客户）的业务中。
随着今年第二季度的到来，预计将能更清晰地了解 HBM4（高带宽内存 4 代）的竞争格局。随着行业从 HBM3E 向 HBM4 过渡，存储供应商应继续提升 HBM4 的产品质量与良率，并积极推进量产准备工作。
由于 HBM4（高带宽内存 4 代）的良率学习曲线更陡峭（提升难度更大），且产品组合转型速度低于此前预期，其技术复杂性可能会对供应商的利润率构成压力。因此，2026 年 HBM3E（高带宽内存 3E 代）在整体 HBM 产品组合中的占比，可能会高于部分机构最初的预测。SemiAnalysis 认为，向 HBM4 的实质性过渡（即 HBM4 市场占比显著超过 HBM3E）应会在 2026 年下半年实现。
六、周期会如何结束？28年的挑战巨大
历史表明，即便是规模最大的存储超级周期也不会无限持续，本轮周期也不例外。尽管如此，本轮周期的规模可能更大、持续时间也可能长于以往周期。这次的超级周期可持续至 2027 年，而 2027 年末至 2028 年期间，市场环境将变得更具挑战性且波动加剧。
6.2 周期的明显信号
晶圆厂建设时间表提前、工艺节点迁移加速以及 HBM 优先级提升的共同特征是，半导体制造设备（WFE）的需求正在上升。为推动这些进展，存储供应商可能会大幅增加 DRAM 领域的资本支出（capex），以支持晶圆厂建设、先进工艺节点迁移以及 HBM 晶圆产能的增量提升。
目前市场已至少消化了本轮周期中的部分预期（尤其是在逻辑芯片领域），此前台积电（TSMC）2026 年资本支出远高于预期，且市场对未来几年资本支出增长的信心显著增强。
6.2.1 更多晶圆厂建设时间表提前与产能扩张
三大存储巨头均有望进一步提前晶圆厂建设时间表，同时加速产能扩张计划，目前这一趋势已显现初步迹象：
- SK 海力士已提前了其 M15X 晶圆厂与龙仁（Yongin）一期晶圆厂的建设时间表。
- 美光（Micron）同样在加快产能布局：将爱达荷州 1 号工厂（Idaho 1）的产能爬坡时间从 2027 年下半年提前至 2027 年年中；此外，其近期收购的华邦电子（PSMC）晶圆厂，可带来每月约 4.5 万片的潜在产能，该工厂预计于 2027 年下半年开始贡献晶圆产出，并在此后逐步完成产能爬坡。
随着存储厂商的晶圆厂无尘室（半导体生产核心区域）大多将于 2027 年底投入使用，届时产能扩张将迎来更显著的成效；此外，未来我们或能听到更多关于其后续产能扩张计划的相关消息。
6.2.2 大规模工艺节点迁移
正如此前所述，来两年行业将向 1b 及 1c 工艺节点进行大规模迁移，这一点已在 ASML（阿斯麦）与 LRCX（科天半导体）管理层最新的财报电话会议中得到证实。
这一迁移主要由两大因素推动：
- 在新增晶圆产能有限的情况下，行业对提升位元产出存在迫切需求；
- 2027 年将推出基于 1c 工艺节点的 HBM4E（高带宽内存 4E 代）。
6.2.3 高带宽内存（HBM）持续加速发展，通用型 DRAM 压力仍存
鉴于 HBM 相较于通用型 DRAM 具备结构性更高的回报及长期增长潜力，存储供应商将继续把 HBM 列为首要战略重点。尽管传统 DRAM 也正处于极为有利的定价环境中，但从长期来看，HBM 代表着更具可持续性且战略意义更重要的机遇。
因此预计，在 HBM 与通用型 DRAM 之间分配产能的矛盾，仍将是存储企业高管重点关注的问题。
七、存储生态的周期：EUV 的机遇
市场对未来几年资本支出增长的信心显著增强，这一态势将日益延伸至存储生态系统，使前端与后端设备供应商均能从中受益。事实上，就在本周，阿斯麦（ASML）管理层也对面向存储领域的极紫外光刻（EUV）设备持非常乐观的展望，其依据主要有两点：
- 1）高带宽内存（HBM）晶圆产能大幅扩张，且对 EUV 光刻层数存在明确需求；
- 2）存储供应商对向 1b 及 1c 工艺节点迁移的需求十分强劲。
7.1 EUV 设备
DRAM 领域的极紫外光刻（EUV）使用强度将在短期内大幅提升，因为芯片厂商正急于将尽可能多的产能转换为最新的、高度依赖 EUV 的工艺。存储节点接触孔、位线切割（位线末端之间的狭窄间隙）以及位线接触孔会是⾸批采⽤ EUV 技术的层级。
三大头部存储厂商均在新一代工艺中增加极紫外光刻（EUV）的层数。总体而言，这对于工艺缩放（即制程升级）至关重要；同时，随着 HBM 在产品组合中的占比不断提升，此举也有助于提升 HBM 的性能。
在最早期的 1α 节点，三星的 EUV 层数已处于较高水平，SK 海力士、美光的 EUV 层数相对低；
随着工艺节点向 1β、1γ 迭代，三家厂商的 EUV 层数均持续增加（对应 “头部存储厂商在新一代工艺中增加 EUV 层数” 的行业趋势）；
不同厂商的节奏有差异：SK 海力士的 EUV 层数增长幅度较明显，而三星始终保持 EUV 层数领先，美光的增长相对平缓、层数仍低于前两者。
极紫外光刻（EUV）有几个明确的领域可替代深紫外光刻（DUV）多重曝光技术，其中大部分集中在存取晶体管（实现对存储单元读写操作的器件）与存储电容（存储代表 1 或 0 电荷的器件）连接的密集区域。
存取晶体管源极与存储电容之间的连接点，以及晶体管漏极与位线之间的连接点，可能是首批采用 EUV 的部位。这些连接点属于圆柱形过孔，其 X 轴和 Y 轴方向的尺寸均较小，这通常使得它们的制造难度高于窄线条。
这与 7 纳米逻辑芯片的情况类似 —— 在该制程中，间距最小的过孔层是最早采用 EUV 的部分。
接下来，位线（bitline）、字线（wordline）、栅极（gate）以及有源区切割（active area cuts），都是极紫外光刻（EUV）的理想应用对象。
借助深紫外光刻（DUV）多重曝光技术（即间距分割，pitch splitting），制造窄线条相对容易，但切割线条末端却极具挑战性。从下方图表中可看出，在某些情况下，线条端点间的距离需要达到极小 —— 观察位线的末端便能了解这一点。其他线条的末端虽未在图中显示，但也面临类似的挑战。
这张图是*DRAM 存储单元的结构示意图，展示了其核心组件及首批采用极紫外光刻（EUV）的关键层：*
Storage node contact（BC，埋入式连接）：存储电容与晶体管源极（S）之间的连接点（图中标注 “BC” 的位置）；
Bitline contact（DC，位线连接）：位线与晶体管漏极（D）之间的连接点（图中标注 “DC” 的位置）；
Bitline cut（位线切割）：位线末端之间的窄间隙（图中 Bit Line 层的端点区域），此前文字提到 “这个间隙极小，用 DUV 多重曝光制造难度极高”。
DRAM 中 “连接点（如 BC、DC）” 和 “位线切割的窄间隙” 是制造难度最高的区域，因此成为 EUV 替代 DUV 多重曝光的首批应用场景。
DRAM 领域的极紫外光刻（EUV）使用强度将在短期内大幅提升，因为芯片厂商正急于将尽可能多的产能转换为最新的、高度依赖 EUV 的工艺。
长期来看，厂商们正采取措施控制成本：SK 海力士会在即将推出的 1γ 工艺中继续增加 EUV 层数，但预计 EUV 相关支出将开始趋于平稳。这是因为其可能会采用 MOR 技术（该技术无需向阿斯麦（ASML）支付升级费用，就能有效提升单台设备的产能），同时或许还会借助其他改进措施。
不过，EUV 支出的增速放缓终究还是增长，这对阿斯麦而言仍是利好。
7.2 晶圆厂设备
2026 年，三星、SK 海力士、美光的 DRAM 半导体制造设备（WFE）资本支出预计将分别增长约 26%、34% 和 20%。
推动这些增长的因素包括：高带宽内存（HBM）产能的大幅扩张、向 EUV 光刻层数密度更高的 1b 和 1c 工艺节点快速迁移、计划于 2027 年投产的晶圆厂建设，以及整个行业范围内工艺节点迁移的加速。
预计随着即将到来的财报季会反映出半导体行业管理层的相关表述，以及存储厂商发布的资本支出指引，这一观点将得到验证。
Reference
- Memory Mania: How a Once-in-Four-Decades Shortage Is Fueling a Memory Boom 内存狂热：四十年来罕见的短缺如何催生内存繁荣, Feb 07, 2026, https://newsletter.semianalysis.com/p/memory-mania-how-a-once-in-four-decades
存储狂潮：四十年一遇的短缺如何催生存储芯片大繁荣
http://vincentgaohj.github.io/Blog/2026/02/09/存储狂潮-四十年一遇的短缺如何催生存储芯片大繁荣/
